本期大講臺(tái)推出EMC工程師網(wǎng)友楊鵬關(guān)于高速PCB的EMC設(shè)計(jì)的學(xué)習(xí)力作：詳細(xì)完整的一一剖析高速印制電路板中布局、布線、接地的EMC設(shè)計(jì)，并通過具體的實(shí)際案例，重點(diǎn)介紹高速印制電路板中的I/O端、混合數(shù)/模、時(shí)鐘、電源、信號(hào)完整性等電磁兼容設(shè)計(jì)。全文中所列的設(shè)計(jì)規(guī)則，可以幫助大家在PCB設(shè)計(jì)中解決大部分的電磁兼容問題，再通過少量外圍瞬態(tài)抑制器件和濾波電路及適當(dāng)?shù)耐鈿て帘魏驼_的接地，就可以輕松完成一個(gè)滿足電磁兼容要求的產(chǎn)品。

第二講 PCB的EMC布線之分割、反射干擾抑和去耦電容配置
第三講 PCB的EMC布線技術(shù)和去耦電容走線實(shí)例分析

1．高速PCB的EMC設(shè)計(jì)目的和重點(diǎn)

印制線路板（PCB）是電子產(chǎn)品中電路元件和器件的支撐件，它提供電路元件和器件之間的電氣連接，是各種電子設(shè)備最基本的組成部分，它 的性能直接關(guān)系到電子設(shè)備的質(zhì)量或可靠性。隨著電子技術(shù)的發(fā)展，電子設(shè)備的運(yùn)行速度越來越快，其信號(hào)上升沿（或下降沿）在亞納秒范圍的數(shù)字電路也越來越普 遍。與此同時(shí)，電路板上的電子器件密度越來越大，走線越來越窄，不可避免地會(huì)引入電磁兼容（EMC）、EMI（電磁騷擾）、信號(hào)完整性（SI）、電源完整 性（PI）問題。

如果在新產(chǎn)品的研發(fā)過程中，急于求成，沿用原來低頻或低速電路板的設(shè)計(jì)經(jīng)驗(yàn)，產(chǎn)品的穩(wěn)定性或可靠性可能很差，甚至很難實(shí)現(xiàn)產(chǎn)品的正常功能。一個(gè)拙劣的 PCB布局、布線能導(dǎo)致很多的電磁兼容與信號(hào)完整性問題，而不是消除這些問題。在很多例子中，就算加上濾波器和元器件也不能解決這些問題。到最后，不得不 對(duì)整個(gè)板子重新布線。

有關(guān)資料顯示，90%的電磁兼容問題是由于電路板的布線和接地不當(dāng)造成的，良好的PCB設(shè)計(jì)，既能夠提高電子設(shè)備的抗干擾性能，減小干擾發(fā)射，提高傳輸信號(hào)的完整性，并且不增加電路板的生產(chǎn)成本。

高速印制電路板的電磁兼容設(shè)計(jì)的目的是使板上各部分電路之間沒有相互干擾，并使PCB對(duì)外的傳導(dǎo)發(fā)射和輻射發(fā)射盡可能降低，達(dá)到有關(guān)標(biāo)準(zhǔn)要求，并確保高速 信號(hào)有較好的信號(hào)完整性，以及獲得良好的電源完整性。因此，學(xué)習(xí)和運(yùn)用電磁兼容與信號(hào)完整性知識(shí)，對(duì)于高速印制電路板設(shè)計(jì)來說，非常有意義。

在高速PCB的EMC設(shè)計(jì)中，重點(diǎn)注意周期性時(shí)鐘信號(hào)、高速信號(hào)、混合數(shù)/模電路、高速信號(hào)線的信號(hào)完整性、供電電源的電源完整性設(shè)計(jì)，以及I/O端的接地與濾波設(shè)計(jì)。

2．PCB的EMC布局設(shè)計(jì)

印制電路板上元器件布局不當(dāng)是引發(fā)干擾的重要因素,所以應(yīng)全面考慮電路結(jié)構(gòu),合理布置板上元器件。首先根據(jù)元器件布置需要確定印制電路板的大小和形狀。尺寸過大會(huì)使印制導(dǎo)線加長(zhǎng),增加阻抗,降低噪聲容限;尺寸過小不利于散熱,鄰近導(dǎo)線、器件易發(fā)生感應(yīng)。

在板上布置元器件,原則上應(yīng)將輸入輸出部分，分別布置在板的兩極端;電路中相互關(guān)聯(lián)的元器件盡量靠近,以縮短元器件之間連接導(dǎo)線的距離;工作頻率接近或工 作電平相差大的元器件應(yīng)相距遠(yuǎn)些,以免相互干擾，例如常用的以單片機(jī)為核心的小型開發(fā)系統(tǒng)電路,在設(shè)計(jì)和繪制印制電路板圖時(shí),宜將時(shí)鐘發(fā)生器、振蕩器等易 產(chǎn)生噪聲的器件相互靠近布置,將有關(guān)邏輯電路部分盡量遠(yuǎn)離一些。同時(shí),考慮印制電路板在柜內(nèi)的安裝方式,最好將ROM、RAM、功率輸出器件及電源等易發(fā) 熱元器件布置在板的邊緣或偏上方部位,以利于散熱。

在板上布置邏輯電路,原則上應(yīng)在輸出端附近放置高速電路,例如光電隔離器等,稍遠(yuǎn)處放置低速電路和存儲(chǔ)器等,以便處理公共阻抗耦合、輻射和串?dāng)_等問題;在輸入輸出端放置緩沖器,用于板間信號(hào)傳送,可有效防止噪聲干擾。

電子設(shè)備中數(shù)字電路、模擬電路以及電源電路的元件布局和布線其特點(diǎn)各不相同，它們產(chǎn)生的干擾以及抑制干擾的方法不相同。

此外高頻、低頻電路由于頻率不同，其干擾以及抑制干擾的方法也不相同。

所以在元件布局時(shí)，應(yīng)該將數(shù)字電路、模擬電路以及電源電路分別放置，將高頻電路與低頻電路分開。

有條件的應(yīng)使之各自隔離或單獨(dú)做成一塊電路板。此外，布局中還應(yīng)特別注意強(qiáng)、弱信號(hào)的器件分布及信號(hào)傳輸方向途徑等問題。

板上裝有高壓、大功率器件時(shí),與低壓、小功率器件應(yīng)保持一定間距,盡量分開布線。

在印制板布置高速、中速和低速邏輯電路時(shí)，應(yīng)按照下圖所示的方式排列元器件。
 
                             
                                                                圖1

在元器件布置方面與其它邏輯電路一樣，應(yīng)把相互有關(guān)的器件盡量放得靠近些，這樣可以獲得較好的抗噪聲效果與信號(hào)完整性。元件在印刷線路板上排列的位置要充分考慮EMC與SI問題。

原則之一是各部件之間的引線要盡量短。在布局上，要把模擬信號(hào)部分，高速數(shù)字電路部分，噪聲源部分（如繼電器，大電流開關(guān)等）這三部分合理地分開，使相互間的信號(hào)耦合為最小，如上圖所示。

時(shí)鐘發(fā)生器、晶振和CPU的時(shí)鐘輸入端都易產(chǎn)生噪聲，要相互靠近些。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應(yīng)盡量遠(yuǎn)離邏輯電路。如有可能，應(yīng)另做電路板，這一點(diǎn)十分重要。

下一頁：特殊元件放置和PCB元器件通用布局要求
[page]

2.1 特殊元件放置注意原則

（1）盡可能縮短高頻元器件之間的連線，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應(yīng)盡量遠(yuǎn)離。
（2）某些元器件或?qū)Ь€之間可能有較高的電位差，應(yīng)加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應(yīng)盡量布置在調(diào)試時(shí)手不易觸及的地方。
（3）重量超過15g的元器件、應(yīng)當(dāng)用支架加以固定，然后焊接。那些又大又重、發(fā)熱量多的元器件，不宜裝在印制板上，而應(yīng)裝在整機(jī)的機(jī)箱底板上，且應(yīng)考慮散熱問題。熱敏元件應(yīng)遠(yuǎn)離大功率、大電流等發(fā)熱元件。

2.2 功能分區(qū)

（1）按照電路的流向安排各個(gè)功能電路單元的位置，使布局便于信號(hào)流通，并使信號(hào)盡可能保持一致的方向。
（2）以每個(gè)功能電路的核心元件為中心，圍繞它來進(jìn)行布局。元器件應(yīng)均勻、整齊、緊湊地排列在PCB上，盡量減少和縮短各元器件之間的引線和連接。

2.3  PCB元器件通用布局要求

電路元件和信號(hào)通路的布局必須最大限度地減少無用信號(hào)的相互耦合：

（1）低電子信號(hào)通道不能靠近高電平信號(hào)通道和無濾波的電源線，包括能產(chǎn)生瞬態(tài)過程的電路。
（2）將低電平的模擬電路和數(shù)字電路分開，避免模擬電路、數(shù)字電路和電源公共回線產(chǎn)生公共阻抗耦合。
（3）高、中、低速邏輯電路在PCB上要用不同區(qū)域。
（4）使得信號(hào)線長(zhǎng)度最小。
（5）保證相鄰板之間、同一板相鄰層面之間、同一層面相鄰布線之間不能有過長(zhǎng)的平行信號(hào)線。
（6）電磁干擾（EMI）濾波器要盡可能靠近EMI源，并放在同一塊線路板上。
（7）DC/DC變換器、開關(guān)元件和整流器應(yīng)盡可能靠近變壓器放置，以使其導(dǎo)線長(zhǎng)度最小。
（8）盡可能靠近整流二極管放置調(diào)壓元件和濾波電容器。
（9）印制板按頻率和電流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件要距離再遠(yuǎn)一些。
（10）對(duì)噪聲敏感的布線不要與大電流，高速開關(guān)線平行。

第二講 PCB的EMC布線之分割、反射干擾抑和去耦電容配置
第三講 PCB的EMC布線技術(shù)和去耦電容走線實(shí)例分析